1. Wstęp i Cel Analizy

Celem niniejszego raportu jest przeprowadzenie pogłębionej analizy technicznej różnic w filozofii sterowania procesem ładowania pomiędzy systemami PACE BMS a JK BMS (Jikong). Z punktu widzenia inżyniera systemów zasilania, kluczowym wyzwaniem w integracji magazynów energii jest synchronizacja logiki BMS z algorytmami pracy inwertera. Dokument ten ma na celu wyjaśnienie, dlaczego standardowe nastawy stosowane w systemach PACE często okazują się niewystarczające lub problematyczne w przypadku przejścia na rozwiązania JK BMS, oraz jak poprawnie skonfigurować parametry graniczne, aby zapewnić stabilność magistrali DC.

2. Logika Zakończenia Ładowania (End of Charge Logic)

Mechanizmy decydujące o pełnym naładowaniu pakietu w obu systemach odzwierciedlają odmienne podejścia do zarządzania energią:

• PACE BMS (Podejście Systemowe):  Logika PACE opiera się na priorytetyzacji napięcia sumarycznego pakietu jako głównego wyzwalacza stopu. Wykorzystuje parametr  Full charge pressure  (Napięcie pełnego naładowania). System dąży do osiągnięcia docelowego napięcia dla całego szeregu (np. 56V), dopuszczając pewne odchyłki na poszczególnych ogniwach, o ile nie przekraczają one progów alarmowych.
• JK BMS (Podejście Ogniwowe):  System Jikong stosuje logikę opartą na stanie naładowania (SOC) i napięciu poszczególnych ogniw. Kluczowym parametrem jest tu  SOC-100% Volt  oraz precyzyjnie regulowane  Overcharge protection voltage  (zakres 1.2V ~ 4.35V). JK BMS uznaje proces za zakończony w momencie, gdy pierwsze (najsilniejsze) ogniwo osiągnie swój limit, niezależnie od napięcia całego pakietu.Kluczowe różnice inżynieryjne:
• PACE przerywa ładowanie po osiągnięciu limitu pakietu, co sprzyja stabilności pracy z inwerterami o sztywnej charakterystyce napięciowej.
• JK BMS kontynuuje proces do momentu, aż najsilniejsze ogniwo osiągnie indywidualny limit napięcia. To podejście maksymalizuje bezpieczeństwo chemiczne ogniwa, ale przy braku idealnego balansu może prowadzić do niedoładowania reszty pakietu i przedwczesnego rozłączenia obwodu.

3. Filozofia Bezpieczeństwa: Ochrona vs Alarmy (Protection vs Alarm)

Fundamentalna różnica między tymi systemami leży w sposobie zarządzania stanami granicznymi i komunikacji z inwerterem.

PACE BMS: Logika Sekwencyjna (System Availability)

PACE priorytetyzuje dostępność systemu (Availability). Zastosowana logika dwustopniowa pozwala na płynne przejście:

1. Alarm (Ostrzeżenie):  BMS wysyła do inwertera bit alarmowy, wymuszając na nim programową redukcję prądu ładowania.
2. Cutoff (Odcięcie):  Fizyczne rozłączenie następuje dopiero w ostateczności, gdy inwerter nie zareaguje na wezwanie do redukcji mocy.

JK BMS: Logika Binarna (Cell Longevity/Safety)

Zgodnie z dokumentacją techniczną (Sekcja 5.3.1.3 – Status View), JK BMS stosuje binarną logikę statusu  MOS Status while charging: Off . Osiągnięcie progu  Overcharge protection voltage  skutkuje natychmiastowym i twardym odcięciem tranzystorów MOSFET ładowania. Brak prewencyjnego etapu alarmowego, który wymusiłby na inwerterze wcześniejsze, łagodne obniżenie prądu, sprawia, że JK BMS wykonuje gwałtowny “hard hardware cutoff” pod obciążeniem.Konsekwencje techniczne:  Nagłe otwarcie obwodu ładowania przez JK BMS przy wysokim prądzie generuje szpilki napięciowe ( Voltage Spikes ) na magistrali DC. W efekcie inwertery często zgłaszają błędy “High Battery Voltage” lub “BMS Comm Error” (wynikający z chwilowej niestabilności napięcia), co prowadzi do awaryjnego zatrzymania całego systemu zamiast kontrolowanego zakończenia cyklu.

4. Porównanie Parametrów i Ich Wpływu na System

Funkcja,Parametr PACE,Parametr JK BMS,Wpływ na Inwerter/System

Napięcie końcowe (pakiet),Full charge pressure,SOC-100% Volt,PACE dąży do stabilizacji DC; JK może spowodować przedwczesne odcięcie przy dużym rozjeździe ogniw.

Ochrona ogniwa,Cell Overcharge Alarm,Overcharge protection voltage,”JK wykonuje twardy cutoff; ryzyko “”High Battery Voltage Trip”” na inwerterze.”

Histereza powrotu,Overcharge Recovery,Overcharge release voltage,”Niewłaściwa nastawa w JK powoduje tzw. “”chattering”” (oscylacje MOS On/Off), niszczący kondensatory inwertera.”

Opóźnienie reakcji,Protection Delay,Discharge time of charging (2~120S),”Definiuje, jak długo JK toleruje przekroczenie progu przed twardym rozłączeniem magistrali.”

Komunikacja błędu,Alarm/Protection bit,MOS Status while charging: Off,”PACE wysyła ostrzeżenie (płynna rampa); JK często odcina bez ostrzeżenia, triggerując błąd komunikacji.”

5. Wnioski Techniczne i Rekomendacje Konfiguracyjne

Precyzja vs. Bezpieczeństwo: Rola aktywnego balansowania  Wysoka wydajność aktywnego balansowania w JK BMS (seria  BD6Axx  – 0.6A; seria  B2Axx  – do 2.0A) jest niezbędna do kompensacji jego binarnej logiki ochrony. Aby system był stabilny, balancer musi wyrównać ogniwa przed osiągnięciem progu ochrony, w przeciwnym razie twarde odcięcie nastąpi zbyt wcześnie, uniemożliwiając pełne naładowanie pakietu.Interakcja z Inwerterem i Stabilność Magistrali DC  Brak prewencyjnego stopnia alarmowego w logice JK BMS wymusza bardziej konserwatywną konfigurację po stronie inwertera. Nagłe rozłączenie MOSFET-ów ładowania w JK BMS jest główną przyczyną zgłaszanych przez integratorów błędów “BMS Comm Loss” – inwerter, tracąc nagle odbiornik energii, interpretuje skok napięcia jako stan awaryjny.Optymalizacja Nastaw (Rekomendacje Inżynierskie)  Aby uniknąć gwałtownych rozłączeń i zasymulować “łagodniejszy” profil pracy PACE w systemie JK BMS, należy:

• Stworzyć bufor bezpieczeństwa:  Ustawić  Overcharge protection voltage  na poziomie o 0.05V – 0.10V wyższym niż docelowe napięcie ładowania (per cell) skonfigurowane w inwerterze.
• Zarządzać histerezą:  Parametr  Overcharge release voltage  musi być ustawiony z odpowiednim odstępem (min. 0.1V – 0.15V poniżej progu ochrony), aby uniknąć destrukcyjnego dla elektroniki inwertera zjawiska oscylacji przekaźników półprzewodnikowych (chattering).

Synchronizacja SOC:  Skonfigurować  SOC-100% Volt  tak, aby korespondowało z momentem, w którym inwerter powinien rozpocząć fazę ładowania nasyconego (Absorption), co pozwoli na uniknięcie konfliktów logicznych między algorytmem inwertera a ochroną sprzętową BMS.